日期:2012-05-17 00:00
高性能多发射、深度乱序执行架构以及先进的分支预测
o 新款更高性能的浮点运算单元（FPU），与内核 1 :1 的时钟频率，双精度执行
o 单核或多核（最多为 6核）配置
o 增强性能的紧耦合第二代一致性管理器和L2 二级高速缓存控制器，实现更低的系统总延时
o MIPS ASE v2数字信号处理（DSP）架构扩展
o 高效的增强虚拟地址（EVA），32位地址下实现3GB以上 的用户空间访问
interAptiv 系列的重要特性：
l interAptiv 内核采用平衡的9级流水线设计和多线程技术，可提供领先的性能与效率，能以比同类竞争内核更小的晶圆面积实现多出 50% 以上的 C