新思科技公司（Synopsys, Inc.）日前宣布了一种集成化混合原型验证解决方案，它将Synopsys的Virtualizer虚拟原型验证和Synopsys基于FPGA的HAPS原型验证结合在一起，以加速系统级芯片（SoC）硬件和软件的开发。通过对新设计的功能使用Virtualizer虚拟原型技术和对重用逻辑使用基于FPGA的HAPS原型技术，设计师能够将设计周期中软件开发的起始时间提前多达12个月。此外，Synopsys的混合原型设计解决方案可确保设计师加速对硬件/软件的集成及系统验证，显著缩短了整体的产品设计周期。凭借ARM Cortex处理器的高性能模型、基于ARM AMBA协议的事务处理器以及DesignWare IP，开发者可为了最贴近他们的设计需求，而方便地将其基于ARM处理器的设计进行分割分别进入到虚拟的和基于FPGA的原型中。

目前，设计师在构建SoC原型时使用两种相对独立的方法：基于事务级模型（TLM）的虚拟原型验证和基于FPGA的原型验证。虚拟原型验证通过执行快速TLM而完美地适用于在没有RTL时加快的软件开发，并提供了更高效的纠错和脚本分析。基于FPGA的原型设计可提供周期精准和高性能的执行，以及直接真实接口连接。Synopsys的混合原型设计解决方案将Virtualizer虚拟原型和HAPS基于FPGA原型两者的优势精心调和在一起，以使软件开发和系统集成能在项目周期中更快完成。

“不断增加的复杂性与软件内容与多核SoC关联在了一起，意味着系统工程师和软件开发者不能够等待硬件就位才开始他们的工作，因此他们越来越多地使用其芯片和系统的原型，”研究公司VDC Research的嵌入式软件及硬件副总裁 Chris Rommel说道。“Synopsys的‘混合’方法解决了单一SoC原型验证方法的许多限制，它使开发者可以随意地将RTL之前的事务级模型与已经存在或正在开发的RTL混合在一起，为设计团队的硬件及软件开发带来大幅度的提前。”

Synopsys的混合原型验证解决方案增强了软件栈验证，这是因为通过使用Virtualizer虚拟原型可带来非常高的处理器执行速度。它通过模拟PHY或测试设备直接连接到真实世界，该I/O模型接口叠加在基于FPGA的HAPS上。此外，设计师把已有的RTL 或IP用在基于FPGA的原型和把新功能用在SystemC事务级模型中，这样的方法在项目开发中可以更快地执行和更早地实现。

Synopsys的高性能HAPS通用多资源总线（UMRBus）物理连接，可高效地在虚拟和基于FPGA原型验证两种环境之间传输数据。预先验证的、基于HAPS的事务处理器可支持ARM AMBA 2.0 AHB™/APB™、AXI3™、AXI-4™和AXI4-Lite™互联，它为设计师在虚拟或基于FPGA的原型验证环境之间分割SoC设计提供了很大的灵活性，分割可在AMBA 互联的通常的模块级边界进行。与传统基于FPGA的原型设计相比，使用混合原型中的基于Virtualizer环境的软件纠错能力，用户对正在开发的软件的寄存器和存储器文件拥有更大的可见度和控制能力。

“混合原型方案给设计团队提供了硬件和软件两种原型设计方法必须提供的最佳优势，”Synopsys公司IP和系统市场营销副总裁John Koeter说道。“将Virtualizer虚拟原型技术的优势与HAPS基于FPGA的原型技术的优势通过UMRBus物理联接整合在一起，Synopsys可使设计师更快地、在设计周期中更早地开发出完全可运行的SoC原型，并加速了软件开发和对整个系统的验证。”

供货
这种混合原型验证解决方案现已可向早期采用者供货。

在DAC 2012将演示混合原型方案
Synopsys已在DAC 2012的 #1130展位上演示集成化混合原型验证解决方案。DAC于2012年6月3日-7日在美国加利福尼亚州旧金山市举行。